Leandro Barbosa Lima1, Yuzo Iano2
Doutorando em Engenharia Elétrica e Computação1, Doutor em Engenharia Elétrica2
RESUMO: AO DESENVOLVER UM NOVO SISTEMA, É IMPORTANTE VERIFICAR QUE O SISTEMA ESTÁ EM CONFORMIDADE COM OS REQUISITOS DOCUMENTADOS E FORNECE RECURSOS ESPECÍFICOS. DESSA FORMA O DESIGN E VERIFICAÇÃO, COMUMENTE CONHECIDA COMO FRONT-END NO FLUXO DE PROJETOS DE CIRCUITOS INTEGRADOS DIGITAIS, CONCENTRAM O MÁXIMO DE ATENÇÃO NESTA FASE DE PROJETO AFIM DE GARANTIR A FUNCIONALIDADE DO DISPOSITIVO DE FORMA SEGURA. AO GARANTIR DE FORMA SEGURA A FUNCIONALIDADE DO SISTEMA, ATRAVÉS DA IMPLEMENTAÇÃO DE COMPONENTES DE VIRIFICAÇÃO FUNCIONAL PARA A VALIDAÇÃO “VERIFICAÇÃO FUNCIONAL” A METODOLOGIA ERM (METODOLOGIA DE REUSO COM LINGUAGEM-E), PARA GERAR ESTIMULOS NO DISPOSITIVO AES (ENCRYPTION STANDARD ADVANCE). A VERIFICAÇÃO É REALIZADA NO DISPOSITIVO DIGITAL AES QUE IMPLEMENTADO EM HDL (LINGUAGEM DE DESCRIÇÃO DE HARDWARE) VERILOG. TEM COMO FUNCIONALIDADE CRIPTOGRAFAR E DESCRIPTOGRAFAR TEXTOS, PODENDO GERAR CHAVES COM TAMANHO DE 128 BITS. A FIM DE ASEGURAR A FUNCIONALIDADE DO DISPOSITIVO, O RECURSO DE COBERTURA DE CÓDIGO, TAMBÉM FOI UTILIZADA. HÁ MUITAS VANTAGENS EM USAR TAL RECURSO NO DESIGN, PODENDO SER UTILIZADO NA VERIFICAÇÃO FUNCTIONAL ATRAVÉS DE ASSERTIONS SVA, POIS SÃO NATIVAMENTE INTEGRADOS AO IDIOMA NA LINGUAGEM SYSTEM VERYLOG,PODEM SER VERIFICADOS NA SIMULAÇÃO E NA VERIFICAÇÃO FORMAL E SÃO CONVENIENTES PARA OS DESIGNERS USAREM DURANTE A CODIFICAÇÃO.
PALAVRAS-CHAVE: AES, CRIPTOGRAFIA, HDL, SEGURAÇA DE HARDWARE, VERIFICAÇÃO FUNCIONAL, VERILOG.
